增加串联电抗（Reactive）和并联电纳（Susceptance）集总元件
考虑图1所示的情况，其中存在负载阻抗（Z
L
），并且串联添加电抗（X）。由于元件是串联的，额外的电抗只是加到负载阻抗的电抗上，这会影响沿着归一化的常数电阻线路移动阻抗的结果。
如果增加的电抗是感抗（正电抗），则该点顺时针移动;如果增加的电抗是容性的（负电抗），则该点逆时针移动。因此，为了增加串联电抗，将负载阻抗归一化并绘制在阻抗标度上，如图2所示。然后，将附加电抗值归一化（X / Z0），并且使Z
L
在恒定电阻的圆周围移动，移动量为（X / Z0）。该串联组合的阻抗[图1（a）中的Z
在n
]是通过读取新位置的阻抗标度和去归一化来计算的。
类似地，当电纳（B）被并联增加到负载阻抗（ZL）时，如图1（b）所示，它会改变总电纳但不会改变电导，并具有在恒定电导（即导纳标尺上的圆圈）圆周移动点的效果。
图1、增加（a）集总串联电抗和（b）并联电纳到负载阻抗
这一次，如果电纳是感性的，则该点逆时针移动，如果电纳是容性的，则该点顺时针移动。因此，为了增加并联电纳，将负载阻抗归一化（ZN = ZL / Z0），绘制在阻抗标度上，并在导纳圆周附近移动归一化电纳（B / Z0），如图1所示。这种并联组合而成的阻抗[图1（b）中的ZIn]是通过读取新位置的阻抗标度和去归一化来计算的。
图2、添加集总串联电抗和并联电纳时史密斯圆图上阻抗的移动情况
T形和Pi形匹配电路
设计Pi形或T形配置的集总元件匹配电路是常见的。例如，图3显示了如何使用Pi形匹配网络将史密斯圆图上A点的阻抗移动到匹配点（50Ω），以及如何使用T形匹配网络将阻抗点B移动到匹配点。
图3、Pi形和T形匹配电路
通常的做法是尝试几种不同的匹配网络拓扑结构，使用集总元件与晶体管模型相结合来研究哪种匹配能够提供所需带宽并允许容易地偏置晶体管。
