芯行纪取得用于优化数字逻辑电路的方法、计算机设备及存储介质专利,大幅缩短 EDA 工具对电路进行分析和优化的时间

芯行纪取得用于优化数字逻辑电路的方法、计算机设备及存储介质专利,大幅缩短 EDA 工具对电路进行分析和优化的时间
2024年09月19日 14:45 金融界网站

本文源自:金融界

金融界 2024 年 9 月 19 日消息,天眼查知识产权信息显示,芯行纪科技有限公司取得一项名为“用于优化数字逻辑电路的方法、计算机设备及存储介质“,授权公告号 CN118350325B,申请日期为 2024 年 6 月。

专利摘要显示,本申请提供一种用于优化数字逻辑电路的方法、计算机设备及存储介质。该方法通过与布尔逻辑网络对应的动态森林,确定动态森林中的到达时间增加的第一节点,根据第一节点,在动态森林中确定以第一节点为根节点的第一动态树,根据第一动态树的叶子节点以及该叶子节点的输出边的传输延迟,确定布尔逻辑网络中的第二节点,响应于第二节点在动态森林中存在对应的第三节点,根据第三节点得到时序裕量,并基于时序裕量对数字逻辑电路进行优化。该方法通过动态森林中的动态树来表征布尔逻辑网络中到达时间受到影响的节点,避免了布尔逻辑网络中的节点改动后需要重复遍历布尔逻辑网络的问题,进而可以大幅缩短 EDA 工具对电路进行分析和优化的时间。

财经自媒体联盟更多自媒体作者

新浪首页 语音播报 相关新闻 返回顶部