本文源自:金融界
金融界2024年11月28日消息，国家知识产权局信息显示，兆易创新科技集团股份有限公司申请一项名为“三维堆叠半导体器件及其制造方法”的专利，公开号CN 119028956 A，申请日期为2023年5月。
专利摘要显示，本发明公开一种三维堆叠半导体器件及其制造方法。所述三维堆叠半导体器件包含：第一芯片、第二芯片以及第三芯片彼此堆叠。所述第一芯片设置在所述第二芯片与所述第三芯片之间。所述第一芯片包含一半导体器件区，设置有至少一半导体器件；沟槽热传导结构，设置在所述半导体器件区的至少一侧；以及垂直电性连接结构，包含至少一器件导电通孔、顶部金属导线层以及底部金属导线层。所述沟槽热传导结构包含浅沟道隔离层以及导热层，所述浅沟道隔离层与所述导热层堆叠设置，且所述导热层包含至少一种导热材料，所述导热材料的导热系数大于所述第一芯片的导热系数。
