本文源自:金融界
金融界2024年12月2日消息，国家知识产权局信息显示，无锡亚科鸿禹电子有限公司申请一项名为“基于层次化的时钟树建模方法、装置、设备及存储介质”的专利，公开号CN 119047415 A，申请日期为2024年11月。
专利摘要显示，本申请公开基于层次化的时钟树建模方法、装置、设备及存储介质，涉及网表文件领域。获取网表文件，从顶层模块开始逐层向内遍历所有实例，确定所有自定义模块和设置待处理模块；将顶层模块设置的树形节点作为待处理节点，遍历其下所有树形接线和树形端口；依次遍历所有设置的待处理节点，遍历所有树形接线和树形端口，逐层确定所有子节点；基于确定的待处理节点创建出树形节点表、接线表、端口表，根据信号路径建立接线链路表；基于建立的表，沿时钟顶层入口，根据层次化结构进行时钟建模。利用该设计方法采样时钟，采样信号保留了原网表的层次结构调试时插入探针可以快速的找到采样时钟和采样信号，减少查找的时间，提高工作效率。
